晶圆级封装（WLCSP）
WLCSP 全称晶圆级芯片尺寸封装（Wafer Level Chip Scale Package）。该封装依托光刻工艺与电镀工艺，直接在整片晶圆制备焊球或铜柱焊球，打造出焊球连接点位；后续可通过倒装芯片（Flip Chip）工艺完成组装，实现电路有效导通。
这种方案能够缓解芯片与基板因热膨胀系数不一致带来的应力问题，大幅提升器件长期使用可靠性。搭配线路重布线技术，可灵活优化焊球与引脚的排布间距，完美适配当下集成电路小型化、I/O 接口高密度化的发展需求，同时满足走线短、信号噪声低、电学性能优异的高端应用要求。
晶圆重布线(RDL)
晶圆凸块
BGA封装底部焊球阵列
五合一晶圆级封装
复合金属代替凸块技术
符合封装要求
对应LCD驱动IC高脚数的特性，钯(Pd)凸块更符合封装应用要求，替代传统使用黄金材料，降低成本，增加竞争优势。
成本低
低成本凸块技术
可应用在射频芯片(RFID)。
Pd/Au混合bump业务
既可承接纯Pd bump业务, 也能承接Pd/Au 混合bump业务。
高集成度应用
钯比金凸块更具有硬度高的优势，适用于高集成度（更微小线路）的应用。
晶圆级封装依托全球独家量产的钯金凸块核心工艺，相较传统金凸块可降低材料成本 30%，芯片导电性、抗腐蚀性提升 15%，量产良率稳定至 99.92%，可制备 10 至 20 微米的高密度微型凸块，兼顾高集成度、小型化与可靠性。适配显示驱动 IC、图像传感器、RFID 多类芯片需求，搭配规模化 8/12 英寸晶圆产能，依靠多元凸块方案灵活匹配不同芯片设计需求，也可依托完整闭环产线保障大批量交付品质，兼顾方案多样性、量产可靠性。同时自研多项专利打破海外工艺垄断，平衡高性能、低成本与国产化供应优势。
覆晶薄膜封装（COF）
COF 全称覆晶薄膜（Chip On Film），该工艺借助热压键合方式，将芯片的金凸块（Gold Bump）与柔性基板线路上的内引脚（Inner Lead）完成键合对接，实现芯片与柔性基板之间稳定的电气连通。
引脚与金凸块的键合位置本身结构强度偏弱，极易受外力作用引发引脚断裂，所以需要配套的防护结构。工艺会在薄膜载带与芯片的缝隙间填充封装胶体，经过烘烤完成固化。固化后的绝缘胶体拥有低吸湿特性，一方面可以隔绝外界水汽、各类污染物侵入，另一方面完整包覆内引脚，避免引脚结构遭受外力损坏，有效提升元器件整体机械强度与长期使用可靠性。
适配原材料与量产规格
基材能力：支持≤25μm超薄PI聚酰亚胺基材稳定量产，实现极致轻薄封装。
结构与外观优势
空间利用率高：不占用显示区有效面积，支持三维异形走线，适配高清、高分辨率屏幕模组设计。
电气与布线性能
COF应用
COF外观
轻薄可弯曲
COF卷盘
量产与工艺优势
可返修、损耗低：IC可加热拆换，不易损坏面板，有效降低生产与售后成本。
定制功能与可靠性
环境可靠性强：耐反复弯折、抗震动冲击，支持-40℃~125℃宽温工作，冷热循环稳定性优异。
适用场景
适用：中高端手机LCD/OLED、平板、车载显示、曲面屏、摄像头、指纹模组、智能手表、光电模组等要窄边框、轻薄、高密度走线、少量弯折的产品。
玻璃覆晶封装（COG）
COG（Chip on Glass，玻璃覆晶封装）是目前液晶显示领域主流的先进IC封装技术。其核心工艺为：LCD面板模组厂商取得驱动IC后，以ACF异方性导电胶（Anisotropic Conductive Film）为中介界面，通过覆晶（Flip Chip）贴合工艺，将驱动IC的金属凸块（Bump）与LCD面板的ITO电极精准导通接合，专为显示驱动IC封装场景打造。
随着显示行业迭代升级，驱动IC持续朝着超薄化、高引脚数、高密度集成的方向演进。相较于传统封装方式，COG封装结构具备两大核心优势，完美契合终端产品轻薄化、高清化的市场需求：
一是封装厚度极致轻薄，可最大程度压缩整机组装空间；
二是支持最小凸块间距与最高引脚密度封装，有效提升IC集成度与显示驱动性能，适配高清、高刷显示屏的生产需求。
COG产品整体制程严谨精细，涵盖晶圆研磨、激光刻沟、晶圆切割、精密检测、IC挑拣、托盘封装出货等全流程工序，每一道环节均依托严苛的品控标准，保障产品稳定性与良率。
华芯邦制造中心深耕COG封装制程多年，在超薄晶圆研磨、激光刻沟、精密刀具切割、高精度IC挑拣等核心工序拥有成熟的高端技术与量产经验，可灵活适配客户多样化、高精度的COG产品定制与量产需求，为显示封装产品提供高品质技术支撑。
COG封装的六大技术优势
超窄边框
驱动IC直接上玻璃，省去外挂PCB/FPC占用空间，下边框可压缩至毫米级。
轻薄化
无卷带与软板叠层，模组更轻更薄，适配便携与穿戴设备。
成本优势
相较COF/TAB省去柔性基板与卷带材料，规模化成本更低。
高集成短互连
芯片紧贴玻璃，互连短、寄生参数低，信号完整性与显示一致性更好。
高可靠性
ACF缓冲吸振，抗跌落与温冲性能优异，适合车载与工业场景。
成熟量产
设备与工艺标准化程度高，良率稳定，易于大规模交付。
COG封装的典型应用场景
智能穿戴
穿戴装置、手机、平板/笔记本电脑 触控面板驱动IC。
车载显示
车用面板使用的显示器(LCD/OLED)的驱动IC。
显示触控
屏下指纹辨识器等。
医疗屏显
医疗用器材零组件(助听器,血糖计...)
系统集成封装（SIP）
SiP（System-in-Package，系统集成封装 / 系统级封装）是在单一封装体内，将多颗不同工艺、不同功能的芯片（逻辑、存储、射频、模拟、MEMS）与无源元件集成，对外呈现为一个完整”系统”的先进封装技术。
与把全部功能塞进一颗硅的 SoC 不同，SiP 采用封装级异构集成：各芯片可来自不同制程节点与不同供应商，通过基板走线、引线键合或倒装互连，再以塑封整体包封。它既能做平面多芯排布，也能做 3D 堆叠（PoP、堆叠存储）。
对产品团队而言，SiP 的核心价值是：不必重做一颗昂贵的 SoC，就能把成熟裸片快速拼成系统——小体积、短周期、低风险。
SiP 封装工艺流程
七步完成从基板到系统级封装，核心在于多芯片贴装精度、异质互连与系统级测试的协同。
基板准备
有机基板来料检验与AOI
多芯片贴装
逻辑/存储/射频等多颗裸片贴装
互连
引线键合或倒装焊完成连接
无源贴装
SMT贴装阻容感等无源元件
塑封包封
塑封或点胶整体包封保护
植球成型
植BGA球或lead成型
切割+SLT
划片分选+系统级终测
SiP 系统级封装正在打通传统 PCB 组装与半导体后端封装的产业边界。不同于单一芯片封装或普通 SMT 贴片工艺，SiP 融合两大领域制造能力，形成先进混合特种 SMT 生产体系。依托 eWLP、基板埋置裸片（Embedded Dies）等高密度集成技术，可在极小空间内整合裸芯片、无源器件等多种元件，实现微型化、高集成度模组方案，广泛应用于电源管理、射频、移动终端等场景。
为什么选 SiP？
异构集成
不同工艺/节点的逻辑、存储、射频、传感自由组合于一颗封装。
小型化
系统功能封装化，大幅缩小PCB面积与整机体积，适配便携设备。
更快上市
复用成熟裸片拼装系统，免去昂贵漫长的SoC重设计周期。
更低系统功耗
芯片间互连极短，寄生低、信号完整，系统级能效更优。
设计灵活/成本优
按需求混搭芯片与无源，中小批量下比SoC更具成本弹性。
高良率低风险
采用已知良品裸片(KGD)，规避单颗超大SoC的良率悬崖。
SiP 封装的典型应用场景
智能手机
RF前端模组、PMIC、传感Hub高度集成。
可穿戴设备
手表/手环:MCU+传感+无线一体超小体积。
loT/边缘
低功耗无线节点快速量产。
5G射频
多频段RFFEM与收发集成。
汽车电子
域控/传感融合等新兴高可靠场景。
边缘AI
NPU+存储+接口系统级封装。
2.5D/3D封装
2.5D 与 3D 先进封装属于芯粒（Chiplet）级异构集成：不再把全部功能塞进一颗大硅片，而是将多颗功能芯粒通过高密度互连”拼”成一个系统。
2.5D：多颗芯粒并排放置在一块硅转接板上，转接板内以 RDL 走线 + TSV 硅通孔实现芯粒间及到基板的垂直互连（如 CoWoS、EMIB 思路）。
2.5D / 3D 封装工艺流程
TSV 制造
硅转接板晶圆刻蚀硅通孔、绝缘、铜电镀填充、CMP 平坦化，完成垂直通孔制备。
晶圆减薄
转接板晶圆背面研磨减薄至数十微米，暴露 TSV 铜柱，完成背面 RDL。
KGD 裸片筛选
对逻辑、HBM 存储芯粒做裸片测试，筛选 Known‑Good‑Die 良品。
芯粒贴装与互连键合
将良品芯粒倒装贴装至硅转接板，通过微凸点回流 / 混合键合实现高密度电气互连。
多芯粒系统集成
2.5D 架构依靠转接板 RDL 实现平铺芯粒互连；3D 架构完成芯片垂直堆栈。
基板装配
晶圆划片后，模组通过 C4 凸点与封装基板互连，基板底部制作 BGA 焊球。
封装终测
模块电性能测试、晶圆级探针复测、系统级功能与可靠性测试。
六大技术优势
超高互连密度
TSV 与微凸点实现亚微米级节距，互连数量较传统封装提升数量级。
最短互连 / 低延迟
垂直堆栈取代长走线，信号延迟、功耗与寄生同步下降。
异构集成
逻辑 + 存储（HBM）+ IO 多芯粒自由拼装，不受单工艺限制。
带宽爆发
HBM 近存架构提供 TB/s 级带宽，喂饱大算力。
能效更优
极短互连带来低寄生，单位算力功耗显著更优。
算力 / 面积效率最高
同面积塞进更多算力，是延续摩尔定律的关键路径。